


基于 32 位 ARM Cortex-M4 内核的 MCU，内置 14 位 ADC，3 路带比较器的可编程增益放大器，降压开关电源和 LDO，集成 3 相供电高达 42V 的预驱

2022 年 9 月 - 第 11 版

功能

- ARM 32 位 Cortex-M4 CPU 内核
 - 单精度浮点运算单元 (FPU)
 - 最高 200 MHz 主频
- 存储器
 - 多达 128 KB Flash
 - 512 字节 OTP flash
 - 多达 64 KB SRAM
- 电源管理
 - 集成降压型开关电源为 MCU、I/O 供电
 - 集成 LDO 提供预驱 (pre-driver) 电源
- 预驱模块
 - 用于 BLDC 电机控制应用的 3 相预驱, 工作电压范围 5.5V ~ 42V
 - 集成自举二极管
 - 集成电荷泵, 可提供 100% 占空比输出
 - 1A 上拉能力, 1.3A 下拉能力
 - 驱动栅极电压范围 8V ~ 18V 可调
 - 集成 6 个外部 MOS 管的 VDS 检测, 用于限流保护
- 时钟, 复位和供电管理
 - 支持每个电源轨的欠压/过压检测 BOD
 - 支持上电复位 POR
 - 支持 1~66 MHz 外部晶振接入
 - 内置 32MHz 出厂校准振荡器
 - 内置 2.2MHz 安全备用振荡器
 - 内置锁相环 (PLL) 时钟
- 14 位模数转换器 (多达 9 通道)
 - 转换时间低至 140ns
 - 转换范围: 0~3.65 V
 - 差分采样
 - 3 路采样保持电路
 - 开路/短路检测
 - 温度传感器
- 可编程增益运放 (PGA)
 - 内置 3 路 PGA
 - 可编程增益范围
 - 单端模式: 1, 2, 4, 8, 12, 16, 24, 32
 - 差分模式: 2, 4, 8, 16, 24, 32, 48, 64
 - 建立时间典型值 600 ns
- 模拟比较器
 - 10 路高速比较器
 - 输出自带数字毛刺滤波器
 - 4 个 DAC 参考源, 1 个 DAC 缓存输出
 - 过压保护
 - 相位比较功能
- 脉宽调制模块 (PWM)
 - PWM 信号与预驱模块在内部连接
 - 支持相位超前和延后设置的波形输出
 - 所有事件均可触发 ADC 转换
- 多达 31 个 GPIO 引脚
 - 上拉/下拉电阻可配置
 - 可编程输入数字滤波
- 增强型捕获模块 (ECAP)
 - 捕获输入引脚可选
 - 4 个 32 位捕获寄存器
 - 可选捕获或 APWM 模式
- 调试模式
 - SWD 和 JTAG 接口
- 6 个定时器
 - 3 个 32 位通用定时器
 - 2 个 32 位看门狗定时器
 - 1 个 24 位系统滴答定时器



QFN48 (7 x 7 mm, 0.5mm 引脚间距)

QFN60 (9 x 9 mm, 0.5mm 引脚间距)

- 通信接口
 - 1 路 UART、1 路 SPI、1 路 I²C 和 1 个 SIO 模块
 - SIO 模块可以灵活配置成 CAN、UART、SPI 和 I2C 等
- 支持深度睡眠模式（电流低至 6uA）和引脚唤醒功能
- 安全模块
 - 1 个 CRC、1 个 AES 和 64 位唯一的设备识别号
- 工作温度
 - 结温：-40 ~ +125 °C
 - 环境温度：-40 ~ +105 °C

目录

1	器件概述	7
2	功能描述	11
2.1	ARM Cortex-M4 内核	11
2.2	嵌入式 SRAM.....	11
2.3	嵌入式 Flash 存储器	11
2.4	嵌套矢量中断控制器 (NVIC)	11
2.5	外部中断/事件控制器.....	11
2.6	供电, 复位和深度睡眠模式.....	11
2.7	欠压/过压检测.....	12
2.8	时钟	12
2.9	启动模式	12
2.10	通用输入/输出 (GPIO)	12
2.11	定时器和看门狗	13
2.12	通用异步收发器 (UART)	13
2.13	内部集成电路总线 (I ² C)	13
2.14	串行外设接口 (SPI)	14
2.15	模数转换器 (ADC)	14
2.16	温度传感器	14
2.17	可编程增益放大器 (PGA)	14
2.18	模拟比较器	15
2.19	脉宽调制模块 (PWM)	15
2.20	增强型捕获模块 (ECAP)	15
2.21	循环冗余校验 (CRC)	15
2.22	高级加密标准引擎 (AES)	16
2.23	串行线 JTAG 调试端口 (SWJ-DP)	16
2.24	SIO.....	16
2.25	电源管理模块	16
2.26	预驱系统	16
3	引脚排列和引脚说明	17
3.1	QFN48	17
3.2	QFN60	22
3.3	PGA 输入通道选择	28
3.4	GPIO 引脚复位后的功能和状态	28
4	存储器映射	30

5	电气特性	31
5.1	绝对最大额定值	31
5.2	推荐工作条件	32
5.3	I/O 电气特性	33
5.4	电源功耗	33
5.5	内部 1.2V 稳压器特性	38
5.6	过压/欠压检测器 (BOD) 特性	39
5.7	振荡器时钟 (RCO) 特性	39
5.8	锁相环时钟 (PLL) 特性	39
5.9	外部时钟 (XO) 特性	39
5.10	14 位模数转换器特性	44
5.11	可编程增益放大器特性	45
5.12	模拟比较器特性	46
5.13	内部 10 位数模转换器特性	46
5.14	数模转换器缓冲器特性	46
5.15	Flash 存储器特性	47
5.16	电气敏感性特性	47
5.17	湿度敏感性特性	48
5.18	热阻特性	48
5.19	SPI 特性	48
5.20	预驱特性	49
5.21	VDDG 稳压器特性	56
5.22	降压式开关电源特性	57
6	PCB 布局布线指导	61
7	封装信息	62
7.1	QFN48	62
7.2	QFN60	64
8	订购信息	65
9	修订历史	66

表格索引

表 1.	SPD1148 QFN48 引脚定义	17
表 2.	SPD1148 QFN60 引脚定义	22
表 3.	PGA 输入通道选择	28
表 4.	GPIO 引脚复位后的功能和状态	28
表 5.	绝对最大额定值 ⁽¹⁾⁽²⁾	31
表 6.	推荐工作条件	32
表 7.	I/O 电气特性	33
表 8.	SPD1148 典型电流消耗（在 FLASH 中运行）	34
表 9.	SPD1148 典型电流消耗（在 RAM 中运行）	35
表 10.	外设电流消耗	36
表 11.	内部 1.2V 稳压器特性	38
表 12.	BOD 特性	39
表 13.	RCO 特性	39
表 14.	PLL 特性	39
表 15.	XO 特性	39
表 16.	模数转换器特性	44
表 17.	可编程增益放大器特性	45
表 18.	比较器特性	46
表 19.	数模转换器特性	46
表 20.	数模转换器缓冲器特性	46
表 21.	Flash 存储器特性	47
表 22.	ESD 绝对最大值	47
表 23.	电气敏感性	47
表 24.	湿度敏感性特性	48
表 25.	热阻特性（QFN48 封装）	48
表 26.	SPI 特性	48
表 27.	预驱特性	49
表 28.	内部 VDDG 稳压器特性	56
表 29.	降压式开关电源特性	57
表 30.	QFN48 – 48 脚，7mm x 7mm 方形扁平无引脚封装机械数据	62
表 31.	QFN60 – 60 脚，9mm x 9mm 方形扁平无引脚封装机械数据	64
表 32.	订购信息	65
表 33.	文档修订历史	66

图片索引

图 1.	SPD1148 功能框图	8
图 2.	时钟树	9
图 3.	典型应用框图	10
图 4.	SPD1148 QFN48 引脚排列	17
图 5.	SPD1148 QFN60 引脚排列	22
图 6.	存储器映射	30
图 7.	典型工作电流随频率变化关系	35
图 8.	深度睡眠模式漏电流与 VBAT 关系	37
图 9.	内部 1.2V 稳压器负载调节率 ($T_A = 25^\circ\text{C}$)	38
图 10.	内部 1.2V 稳压器负载调节率随温度变化情况	38
图 11.	内部晶振负阻值 (50°C)	40
图 12.	内部晶振负阻值 (85°C)	41
图 13.	内部晶振负阻值 (100°C)	42
图 14.	内部晶振负阻值 (125°C)	43
图 15.	数模转换器缓冲器偏移电压随输入电压变化关系	47
图 16.	预驱最大充电电流测量	50
图 17.	预驱最大放电电流测量	50
图 18.	预驱翻转 ($\text{VBAT} = 44\text{V}$)	51
图 19.	预驱翻转 ($\text{VBAT} = 5\text{V}$)	51
图 20.	下管导通延迟测量 (上升沿)	52
图 21.	下管导通延迟测量 (下降沿)	52
图 22.	上管导通延迟测量 (上升沿)	53
图 23.	上管导通延迟测量 (下降沿)	53
图 24.	相电压支持-10V 同步翻转的演示	54
图 25.	预驱系统对于 VBAT 电压跳变的响应 (从 17V 到 40V)	54
图 26.	预驱系统对于 VBAT 电压跳变的响应 (从 40V 到 17V)	55
图 27.	VDDG 稳压器负载调节率 ($\text{VDDG}=10\text{V}$)	56
图 28.	降压式开关电源在不同 VBAT 电压和负载条件下的效率	57
图 29.	降压式开关电源负载调解率	58
图 30.	降压式开关电源在低 VBAT 电压下的负载调解率和电流能力	58
图 31.	DVDD 电压对 VBAT 电压跳变的响应 (从 17V 到 40V)	59
图 32.	DVDD 电压对 VBAT 电压跳变的响应 (从 40V 到 17V)	59
图 33.	降压式开关电源输出在 $\text{VBAT}=24\text{V}$ 时对电流跳变的响应 (从 23mA 到 500mA)	60
图 34.	降压式开关电源输出在 $\text{VBAT}=24\text{V}$ 时对电流跳变的响应 (从 500mA 到 23mA)	60
图 35.	简化的预驱电路板框图	61
图 36.	QFN48 – 48 脚, 7mm x 7mm 方形扁平无引脚封装图	62
图 37.	QFN48 – 48 脚, 7mm x 7mm 方形扁平无引脚封装建议尺寸	63
图 38.	QFN60 – 60 脚, 9mm x 9mm 方形扁平无引脚封装图	64

1 器件概述

SPD1148 是一个采用系统级封装（SiP, System in a Package）的芯片。在一颗芯片内部集成有 MCU、预驱模块和电源管理模块，供电电压高达 42V，非常适合于 BLDC 电机驱动应用。

MCU 部分内置 32 位高性能 ARM Cortex-M4 内核，最高 200MHz 的软件可编程时钟频率，64KB SRAM，128KB 嵌入式 FLASH，丰富的增强型 I/O 和外设资源。内置 14 位 ADC，3 路可编程增益运放，6 个增强型 PWM 模块，3 个通用 32 位定时器以及 UART，I2C，SPI 等通信接口，是电机控制应用的理想平台。

预驱（Pre-Driver）模块提供 3 组半桥预驱，电流驱动能力 1A，集成电荷泵使得输出占空比能达到 100%。电源管理模块集成了一个最高输入 42V，3.3V 500mA 输出的降压式开关电源，每一个电源域都有过压/欠压保护。

温度范围是 -40 °C 到 +125 °C，封装类型是 48 脚或者 60 脚 QFN。

图 1 为 SPD1148 功能框图。图 2 为时钟树信息。图 3 为典型应用框图。

图 1. SPD1148 功能框图




图 2. 时钟树





图 3. 典型应用框图



2 功能描述

2.1 ARM Cortex-M4 内核

ARM Cortex-M4 处理器是一个高性价比的平台，非常适合用于具有高计算性能，快速中断响应，低功耗和管脚精简的微处理器设计。

SPD1148 集成了一颗全功能的 ARM Cortex-M4 内核，带浮点处理单元(FPU)，最高主频 200MHz，兼容所有的 ARM 工具和软件。

2.2 嵌入式 SRAM

SPD1148 器件具有 64K 字节的嵌入式 SRAM 用于存储代码和数据，支持以 CPU 时钟速率进行零等待的读和写操作。

2.3 嵌入式 Flash 存储器

多达 128K 字节的嵌入式 Flash 用于代码和数据的存放。

2.4 嵌套矢量中断控制器 (NVIC)

SPD1148 器件内置有嵌套矢量中断控制器，可处理多达 51 个可屏蔽中断通道（不包含 16 个 Cortex-M4 的中断线）和 16 个可编程的优先级。

- 紧耦合的 NVIC 使得中断响应更快
- 直接向内核传递中断入口向量表地址
- 处理后到但优先级较高的中断
- 支持中断咬尾功能
- 自动保存处理器状态
- 退出中断时自动恢复现场，无需指令开销

2.5 外部中断/事件控制器

SPD1148 器件提供了灵活的外部引脚中断或事件触发机制。任意 GPIO 引脚可以被编程作为外部中断或事件触发源。另外，任意 GPIO 中断可以被配置为边沿触发或电平触发。

2.6 供电，复位和深度睡眠模式

SPD1148 需要 5.5V~42V 的输入电压供电。其余所有的电源，比如预驱的电源，MCU 3.3V 电源，MCU 1.2V 电源都可以通过内部电路由输入电源产生，这些电源也可以外部输入。

SPD1148 有一个全局复位引脚和集成的上电复位电路 (POR)。这个上电复位电路确保所有电源有序上电，让芯片易于使用。

芯片提供了深度睡眠模式，在此期间降压式开关电源和所有的控制电路都会被关闭，只有负责

唤醒的逻辑部分处于工作状态。此时只有内部 VDD5 电源域工作。芯片处于深度睡眠模式时，电流消耗可低至 6 μ A。从深度睡眠模式唤醒芯片需要将复位引脚拉低后再拉高一次。

2.7 欠压/过压检测

器件内置欠压/过压检测 (BOD)，用于监视主输入电源 VBAT、预驱门极电源 VDDG 以及 MCU 3.3V/1.2V 的电源域，并与预先设定的值进行比较。当电压高于或者低于阈值时，产生中断或者复位。中断服务例程随后产生一个警告消息并将微控制器导入安全状态。欠压/过压检测可通过软件使能。MCU 3.3V/1.2V 电源域的 BOD 是在 MCU 内部实现的，与高压的 BOD 系统是分开的。

2.8 时钟

在启动时执行系统时钟选择，但复位时会选择内部 32MHz 出厂已校准的振荡器作为默认时钟。用户也可选择外部 1 ~ 66 MHz 振荡器作为时钟。

器件内置有锁相环 (PLL) 用于产生高频的时钟信号。锁相环可以把内置 32MHz 振荡器或者外部时钟作为输入参考时钟，产生 25~200MHz 的时钟信号。

可通过多个时钟分频器来配置 AHB、APB 和外设的频率。AHB 最大频率 200MHz，APB 最大频率 50MHz。更多关于时钟树的细节可参考图 2。当现有时钟源丢失时，可选择备份时钟源，2.2MHz 的安全备份振荡器可规避时钟卡死的问题。

2.9 启动模式

启动程序位于片上 ROM。复位后，ARM 处理器从 ROM 开始执行程序。通过 BOOT 引脚和 TRSTn 引脚来选择两种启动模式：

- Flash 启动 (BOOT 引脚 = 1, TRSTn 引脚 = X)：启动加载器跳转至嵌入式 Flash 并从地址 0x1000 0000 开始执行。
- ISP 启动 (BOOT 引脚 = 0, TRSTn 引脚 = 0)：启动加载器通过 UART 对嵌入式 Flash 进行重新编程。在这个过程中，GPIO34 被配置为 UART_TXD 功能；GPIO35 被配置为 UART_RXD 功能。

注意 1：当芯片正常运行时，BOOT 引脚应当一直保持为高。

注意 2：推荐设置 TRSTn 引脚为低。

注意 3：当 TRSTn 引脚为高时，相关的 Debug 接口引脚 (GPIO36 ~ GPIO39) 不得用作 GPIO 功能。

2.10 通用输入/输出 (GPIO)

SPD1148 器件可支持多达 31 个多用途的通用输入输出引脚。每个输入输出引脚可以由软件配置为输入、输出或外设复用功能。其功能如下：

- 每个 GPIO 引脚含有可配置的内置上拉和下拉电阻
- 每个 GPIO 引脚含有可编程的数字输入去毛刺滤波器

2.11 定时器和看门狗

SPD1148 器件含有 3 个通用定时器，2 个看门狗定时器和 1 个系统滴答定时器。

通用定时器

SPD1148 器件含有 3 个完全相同的通用定时器，每个定时器由一个 32 位的自动重载递减计数器构成，使能后，当计数器减至零时将产生一个中断。当计数器减到零时，在使能的情况下，定时器还能够产生一个 ADCSOC 事件或者 PWMSYNC 事件。通用定时器的时钟可以选择内部 RC 振荡器、外部振荡器或者锁相环时钟。此外，每个通用定时器可以捕获外部的信号输入作为定时器时钟或者使能信号。

看门狗

SPD1148 器件内置 2 个完全相同的看门狗。每个看门狗由一个 32 位的递减计数器构成，其时钟可以选择内部 RC 振荡器、外部振荡器或者锁相环时钟。当计数器值到达设定的超时值时，将产生一个中断或者复位。在调试模式下，看门狗计数器可以被冻结或者自由运行。

系统滴答定时器

该定时器专门为操作系统使用，但也可作为标准的递减计数器使用，功能如下：

- 24 位递减计数器
- 自动重载功能
- 计数器归零时产生可屏蔽的系统中断

2.12 通用异步收发器 (UART)

SPD1148 器件含有 1 个 UART 模块，功能兼容 16550A 和 16750 工业标准。功能如下：

- 支持在串行数据中增加或删除标准异步通信位（开始，停止和奇偶）
- 5 - 8 个数据位
- 偶，奇或无奇偶检测
- 支持 1 个、1.5 个以及 2 个停止位生成
- 高达 12.5 Mbps 的波特率
- 64 字节发送先入先出缓存 (FIFO)
- 64 字节接收先入先出缓存 (FIFO)
- 自动波特率检测

2.13 内部集成电路总线 (I²C)

I²C 总线接口与通用的 I2C 协议兼容，支持标准模式（数据率最高 100 Kb/s）和快速模式（数据率最高 400 Kb/s）。功能如下：

- 3 种速率：标准模式（100 Kb/s）、快速模式（400 Kb/s）和高速模式（2 Mb/s）
- 时钟同步
- 主或从模式
- 7 位或 10 位寻址模式
- 7 位或 10 位组合格式传输
- 发送和接收各有 16x32 位深度的缓存

2.14 串行外设接口 (SPI)

SPI 支持单/双工，同步和串行通信模式。功能如下：

- 全双工同步传输
- 主或从操作
- 1 到 32 位传输帧格式选择
- 最高 50 Mbps 通信速率
- 数据流顺序为最高有效位优先
- 可编程时钟极性和相位
- 发送和接收先入先出队列

2.15 模数转换器 (ADC)

SPD1148 内置 1 个多达 9 通道的 14 位模数转换器。温度传感器、内部电源和可编程增益运放输出可以通过多路复用作为模数转换器的输入。该模数转换器内核含有 3 路独立的采样保持电路，每个采样保持电路有 2 路输入通道，适用于差分采样。

由通用定时器产生的事件以及脉宽调制输出均可触发模数转换器启动。

- 14 位分辨率
- 最小 140 ns 转换时间和独立的可配置采样时间
- 差分采样
- 3 路采样保持
- 支持同步采样和串行采样
- 模拟信号输入范围：0 V ~ 3.65 V
- 可选择内部或外部参考电压
- 输入开路和短路检测

关于 ADC 的更多特性，请参考表 16。

2.16 温度传感器

该温度传感器产生一个随温度线性变化的电压。内部连接到模数转换器的输入端，可直接将传感器的输出转换为数字值。

2.17 可编程增益放大器 (PGA)

SPD1148 内置 3 个灵活的可编程增益放大器，共享多达 9 个通道。内部的温度传感器和 1.2V 电源可通过多路复用器作为可编程增益放大器的输入，每个可编程增益放大器的输出均连接到模数转换器的输入通道。

- 可编程增益
差分模式：2、4、8、16、24、32、48、64；
单端模式：1、2、4、8、12、16、24、32。
- 建立时间：400 ns 到 800 ns

关于可编程增益放大器的更多特性，请参考表 17。

2.18 模拟比较器

SPD1148 内置 10 个高速比较器。每个比较器使用内部的数模转换器作为参考来监视可编程增益放大器的输入或输出。每个可编程增益放大器对应两个比较器，一个用来监视电压是否过高，另一个用来监视电压是否过低。除了用于可编程增益放大器的 3 对比较器外，额外的两对比较器预留给其他的应用所使用。比较器的输出连接到脉宽调制的 Trip-Zone 模块。另外，每个比较器都可以实现相位比较的功能，可用于电机换向的检测。具体的通道选择细节请参考芯片的技术参考手册。

- 50 ns 典型响应时间
- 可编程迟滞
- 输出带数字毛刺滤波器
- 相位比较功能

关于模拟比较器和数字模拟转换器特性的更多细节，请参考表 18 和表 19。

2.19 脉宽调制模块（PWM）

SPD1148 集成 6 个脉宽调制 PWM 模块，支持 12 路 PWM 输出。该 PWM 模块可以自行生成复杂的脉宽波形，而不需要处理器内核的参与。

每个 PWM 模块功能如下：

- 专用的 16 位计时器，支持周期和频率控制
- 每个 PWM 模块产生两路输出，支持单边沿操作、双边沿对称操作或双边沿非对称操作
- 所有事件均可触发 CPU 中断和 ADC 启动转换
- 相对其他 PWM 模块，支持可编程的相位控制，包括延后或提前
- 支持独立的上升沿和下降沿延时控制的死区生成
- 支持逐周期或单次的封锁设置
- 封锁条件可以在 PWM 输出端强制保持高、低或高阻抗状态逻辑电平
- 比较器输出和封锁输入能够生成事件，过滤的事件或者封锁触发条件

2.20 增强型捕获模块（ECAP）

在一个重视外部事件准确时序的系统里，增强型捕获模块（ECAP）是必备的。SPD1148 器件内置的 ECAP 模块具有下面的功能：

- 灵活的输入捕获引脚：任意 GPIO 均可被配置为捕获引脚
- 基于 32 位定时器的计数器
- 4 个 32 位时间标签捕获寄存器
- 与外部事件同步的 4 级序列器
- 4 个事件均可独立选择边沿极性（上升/下降沿）
- 4 个事件均可支持中断

2.21 循环冗余校验（CRC）

SPD1148 器件含有硬件 CRC 计算单元。该 CRC 模块用于验证数据传输或存储的完整性，功能如下：

- 32 位并行数据流输入，最高 32 位 CRC 输出
- 支持多达 2^{32} 个字节长度的 CRC 计算
- 支持 5 个 CRC 标准多项式

2.22 高级加密标准引擎（AES）

该 AES 模块提供快速硬件加密和解密服务，主要特点如下：

- 支持多达 6 种块加密模式：ECB、CBC、CTR、CCM*、MMO 和 Bypass
- 支持 128 位、192 位和 256 位密钥
- 每种块加密模式均有错误提示
- 独立的 4 x 32 位输入和输出先入先出队列

2.23 串行线 JTAG 调试端口（SWJ-DP）

内置的 ARM SWJ-DP 接口由 JTAG 和串行线调试端口组合而成。基于 SWJ-DP 接口，可以使用串行线调试探头或 JTAG 探头连接到目标上。当 SPD1148 使能某些安全功能时，调试端口可以被禁用。

2.24 SIO

SPD1148 内置有 1 个 SIO 模块，该模块是旋智的专利技术。SIO 模块可以通过编程来配置成用户预定义的通信模块。目前，通过初始化设置，SIO 可以被配置成 UART、SPI、I2C 和 CAN 等。很快也将支持其他更多的功能。

2.25 电源管理模块

SPD1148 集成的电源管理模块包括输出 3.3V 用于 MCU 供电的降压式开关电源（Buck DC-DC）和一个输出 10V 用于预驱供电的 LDO。

降压式开关电源将输入电源 VBAT 转换至 DVDD（典型值 3.3V），用于为 MCU 供电。开关电源不需要外接 MOSFET 或者二极管，也不需要外接补偿网络，这样的设计能够减少成本和 PCB 板面积。典型应用原理图如图 3 所示，电感值采用 10uH，输出电容值为 10uF。输入电源电压 VBAT 高于 4.56V 时开关电源开始工作，低于 4.15V 时停止工作。典型的开关频率是 1.2MHz，典型限流值为 500mA。


2.26 预驱系统

预驱系统包括三组上下桥预驱用于驱动外部 6 个 MOSFET 或者 IGBT。每一组驱动的输出范围是 0V 到 VDDG，典型值是 10V，而且可调。嵌入式电荷泵保证 100% 占空比输出，意味着允许上管可以无限长时间导通。非交叠（Non-overlap）时间功能使得输入 PWM 信号在交叠的情况下，上桥臂和下桥臂也不会同时导通。VDS 检测器用来检测外部功率 MOS 管漏端到源端的电压，并将其和一个可调的参考电压进行比较。当过大的电流流过功率 MOS 管时，告警信号会被触发，用于停止从 MCU 输出的 PWM 信号。VDS 检测器也能用于检测电机是否短路到电源或者地。

3 引脚排列和引脚说明

3.1 QFN48

图 4. SPD1148 QFN48 引脚排列



- (1) 上图为封装俯视图。
- (2) 注意：在 PCB 板上，不需要将芯片的两个 VCAP12 引脚连接在一起。
- (3) 注意：当 TRSTn 引脚为高电平时，GPIO36 ~ GPIO39 引脚作为 Debug 接口使用，不可再配置为其他功能。

表 1. SPD1148 QFN48 引脚定义

引脚	信号	类型 ⁽¹⁾	描述
1	GPIO39	I/O	通用输入/输出 39
	TCK/SWCK	I	JTAG 时钟或 SWD 时钟
	I2C_SCL	I/O	I ² C 时钟
	SPI_MISO	I/O	SPI 主输入，从输出
	SPI_MOSI	I/O	SPI 主输出，从输入
	PWM2B	O	PWM2 输出 B
	SIO0_17	O	SIO0 输入/输出 17
注意：当 TRSTn 为高时，该引脚始终作为 TCK/SWCK 使用，不能被配置为其他功能。			
2	TRSTn	I	JTAG 复位引脚，低电平时复位 JTAG

表 1. SPD1148 QFN48 引脚定义 (续表)

引脚	信号	类型 ⁽¹⁾	描述
3	BOOT(GPIO40)	I/O	启动引脚 (通用输入/输出 40)
	SPI_SCLK	I/O	SPI 时钟输入/输出
	UART_TXD	O	UART 发送数据
	DCLK	O	CLKDET 模块监视时钟输出
	EPWRTZ00	O	来自 ePower 模块的用于监视的封锁信号 0
	EPWRTZ10	O	来自 ePower 模块的用于监视的封锁信号 1
	SIO0_0	I/O	SIO0 输入/输出 0
4	VCAP12	S	1.2V 电源
5	GPIO0	I/O	通用输入/输出 0
	ADC0	AI	ADC 通道 0 输入
	COMP0H	O	比较器 COMP0H 结果输出
6	GPIO1	I/O	通用输入/输出 1
	ADC1	AI	ADC 通道 1 输入
	COMP0L	O	比较器 COMP0L 结果输出
7	GPIO2	I/O	通用输入/输出 2
	ADC2	AI	ADC 通道 2 输入
	COMP1H	O	比较器 COMP1H 结果输出
8	GPIO3	I/O	通用输入/输出 3
	ADC3	AI	ADC 通道 3 输入
	COMP1L	O	比较器 COMP1L 结果输出
9	AVDD	S	模拟电源
10	AVSS	S	模拟地
11	GPIO8	I/O	通用输入/输出 8
	ADC8	AI	ADC 通道 8 输入
	SPI_SCLK	I/O	SPI 时钟输入/输出
	COMP3H	O	比较器 COMP3H 结果输出
	PWMSOC	O	PWM SOC 监视信号输出
12	GPIO9	I/O	通用输入/输出 9
	ADC9	AI	ADC 通道 9 输入
	SPI_SFRM	I/O	SPI 片选信号
	COMP3L	O	比较器 COMP3L 结果输出
13	GPIO10	I/O	通用输入/输出 10
	ADC10	AI	ADC 通道 10 输入
	SPI_MOSI	I/O	SPI 主输出, 从输入
	SPI_MISO	I/O	SPI 主输入, 从输出
	COMP4H	O	比较器 COMP4H 结果输出

表 1. SPD1148 QFN48 引脚定义 (续表)

引脚	信号	类型 ⁽¹⁾	描述
14	GPIO11	I/O	通用输入/输出 11
	ADC11	AI	ADC 通道 11 输入
	SPI_MISO	I/O	SPI 主输入, 从输出
	SPI_MOSI	I/O	SPI 主输出, 从输入
	COMP4L	O	比较器 COMP4L 结果输出
	DCLK	O	CLKDET 模块监视时钟输出
	EPWRTZO ⁽²⁾	O	来自 ePower 模块的用于监视的封锁信号
15	GPIO12	I/O	通用输入/输出 12
	ADC12	AI	ADC 通道 12 输入
	I2C_SCL	I/O	I ² C 时钟
16	DVDD	S	数字电源
17	VCAP12	S	1.2V 电源
18	GPIO16	I/O	通用输入/输出 16
	XIN	AI	外部振荡器输入
	UART_TXD	O	UART 发送数据
	UART_RXD	I	UART 接收数据
	PWM2A	O	PWM2 输出 A
	PWM5A	O	PWM5 输出 A
	SIO0_12	I/O	SIO0 输入/输出 12
19	GPIO17	I/O	通用输入/输出 17
	XIO	AI/O	外部振荡器输入或输出
	UART_RXD	I	UART 接收数据
	UART_TXD	O	UART 发送数据
	PWM2B	O	PWM2 输出 B
	PWM5B	O	PWM5 输出 B
	SIO0_13	I/O	SIO0 输入/输出 13
20	VDD5	S	5V 电源
21	CFBOT	S	电荷泵下驱动点
22	CFTOP	S	电荷泵上驱动点
23	VDDG	S	VDDG 电源 (预驱门极电压)
24	VCP	S	电荷泵输出
25	SW_BUCK	S	降压式开关电源驱动点, 连接 10uH 电感
26	VBAT	S	VBAT 电源
27	OUTL_W	O	预驱 W 相下管门极驱动
28	VPX_W	O	预驱 W 相电压驱动
29	OUTH_W	O	预驱 W 相上管门极驱动
30	VBOOT_W	S	预驱 W 相自举点
31	OUTL_V	O	预驱 V 相下管门极驱动
32	VPX_V	O	预驱 V 相电压驱动
33	OUTH_V	O	预驱 V 相上管门极驱动

表 1. SPD1148 QFN48 引脚定义 (续表)

引脚	信号	类型 ⁽¹⁾	描述
34	VBOOT_V	S	预驱 V 相自举点
35	OUTL_U	O	预驱 U 相下管门极驱动
36	VPX_U	O	预驱 U 相电压驱动
37	OUTH_U	O	预驱 U 相上管门极驱动
38	VBOOT_U	S	预驱 U 相自举点
39	XRSTn	I	芯片复位引脚, 低电平有效
40	GPIO30	I/O	通用输入/输出 30
	SPI_SCLK	I/O	SPI 时钟输入/输出
	I2C_SCL	I/O	I ² C 时钟
	COMP3H	O	比较器 COMP3H 结果输出
	PWM3A	O	PWM3 输出 A
	PWM0A	O	PWM0 输出 A
	SIO0_8	I/O	SIO0 输入/输出 8
41	GPIO31	I/O	通用输入/输出 31
	SPI_SFRM	I/O	SPI 片选信号
	I2C_SDA	I/O	I ² C 数据
	COMP3L	O	比较器 COMP3L 结果输出
	PWM3B	O	PWM3 输出 B
	PWM0B	O	PWM0 输出 B
	SIO0_9	I/O	SIO0 输入/输出 9
42	GPIO32	I/O	通用输入/输出 32
	SPI_MOSI	I/O	SPI 主输出, 从输入
	SPI_MISO	I/O	SPI 主输入, 从输出
	COMP4H	O	比较器 COMP4H 结果输出
	PWM4A	O	PWM4 输出 A
	EPWRTZ00	O	来自 ePower 模块的用于监视的封锁信号 0
	SIO0_10	I/O	SIO0 输入/输出 10
43	DVDD	S	数字电源
44	GPIO34	I/O	通用输入/输出 34
	UART_TXD	O	UART 发送数据
	UART_RXD	I	UART 接收数据
	I2C_SDA	I/O	I ² C 数据
	SPI_MOSI	I/O	SPI 主输出, 从输入
	SPI_MISO	I/O	SPI 主输入, 从输出
	SIO0_12	I/O	SIO0 输入/输出 12

表 1. SPD1148 QFN48 引脚定义 (续表)

引脚	信号	类型 ⁽¹⁾	描述
45	GPIO35	I/O	通用输入/输出 35
	UART_RXD	I	UART 接收数据
	UART_TXD	O	UART 发送数据
	I2C_SCL	I/O	I ² C 时钟
	SPI_MISO	I/O	SPI 主输入, 从输出
	SPI_MOSI	I/O	SPI 主输出, 从输入
	SIO0_13	I/O	SIO0 输入/输出 13
46	GPIO36	I/O	通用输入/输出 36
	TDO	O	JTAG 数据输出
	UART_RXD	I	UART 接收数据
	SPI_SCLK	I/O	SPI 时钟输入/输出
	PWM5A	O	PWM5 输出 A
	PWM1A	O	PWM1 输出 A
	I2C_SDA	I/O	I ² C 数据
	SIO0_14	I/O	SIO0 输入/输出 14
	注意: 当 TRSTn 为高时, 该引脚始终作为 TDO 使用, 不能被配置为其他功能。		
47	GPIO37	I/O	通用输入/输出 37
	TDI	I	JTAG 数据输入
	UART_TXD	O	UART 发送数据
	SPI_SFRM	I/O	SPI 片选信号
	PWM5B	O	PWM5 输出 B
	PWM1B	O	PWM1 输出 B
	I2C_SCL	I/O	I ² C 时钟
	SIO0_15	I/O	SIO0 输入/输出 15
注意: 当 TRSTn 为高时, 该引脚始终作为 TDI 使用, 不能被配置为其他功能。			
48	GPIO38	I/O	通用输入/输出 38
	TMS/SWD	I/O	JTAG 模式选择或 SWD 数据
	I2C_SDA	I/O	I ² C 数据
	SPI_MOSI	I/O	SPI 主输出, 从输入
	SPI_MISO	I/O	SPI 主输入, 从输出
	PWM2A	O	PWM2 输出 A
	SIO0_16	I/O	SIO0 输入/输出 16
注意: 当 TRSTn 为高时, 该引脚始终作为 TMS/SWD 使用, 不能被配置为其他功能。			

(1) I = 数字输入, O = 数字输出, AI = 模拟输入, AO = 模拟输出, S = 电源。


(2) EPWRTZO 信号是 EPWRTZ0O 信号和 EPWRTZ1O 信号的逻辑或。

(3) 可配置任意 GPIO 引脚作为 ECAP 输入。

(4) 可配置任意 GPIO 引脚 (除了 GPIO36 和 GPIO37) 作为 ECAP 输出。

3.2 QFN60

图 5. SPD1148 QFN60 引脚排列



- (1) 上图为封装俯视图。
- (2) 注意：在 PCB 板上，不需要将芯片的两个 VCAP12 引脚连接在一起。
- (3) 注意：当 TRStn 引脚为高电平时，GPIO36 ~ GPIO39 引脚作为 Debug 接口使用，不可再配置为其他功能。

表 2. SPD1148 QFN60 引脚定义

引脚	信号	类型 ⁽¹⁾	描述
1	GPIO0	I/O	通用输入/输出 0
	ADC0	AI	ADC 通道 0 输入
	COMP0H	O	比较器 COMP0H 结果输出
2	GPIO1	I/O	通用输入/输出 1
	ADC1	AI	ADC 通道 1 输入
	COMP0L	O	比较器 COMP0L 结果输出
3	GPIO2	I/O	通用输入/输出 2
	ADC2	AI	ADC 通道 2 输入
	COMP1H	O	比较器 COMP1H 结果输出

表 1. SPD1148 QFN48 引脚定义 (续表)

引脚	信号	类型 ⁽¹⁾	描述
4	GPIO3	I/O	通用输入/输出 3
	ADC3	AI	ADC 通道 3 输入
	COMP1L	O	比较器 COMP1L 结果输出
5	GPIO4	I/O	通用输入/输出 4
	ADC4	AI	ADC 通道 4 输入
	COMP2H	O	比较器 COMP2H 结果输出
6	GPIO5	I/O	通用输入/输出 5
	ADC5	AI	ADC 通道 5 输入
	COMP2L	O	比较器 COMP2L 结果输出
7	GPIO6	I/O	通用输入/输出 6
	ADC6	AI	ADC 通道 6 输入
8	GPIO7	I/O	通用输入/输出 7
	ADC7	AI	ADC 通道 7 输入
9	AVDD	S	模拟电源
10	AVSS	S	模拟地
11	GPIO8	I/O	通用输入/输出 8
	ADC8	AI	ADC 通道 8 输入
	SPI_SCLK	I/O	SPI 时钟输入/输出
	COMP3H	O	比较器 COMP3H 结果输出
	PWMSOC	O	PWM SOC 监视信号输出
12	GPIO9	I/O	通用输入/输出 9
	ADC9	AI	ADC 通道 9 输入
	SPI_SFRM	I/O	SPI 片选信号
	COMP3L	O	比较器 COMP3L 结果输出
13	GPIO10	I/O	通用输入/输出 10
	ADC10	AI	ADC 通道 10 输入
	SPI_MOSI	I/O	SPI 主输出, 从输入
	SPI_MISO	I/O	SPI 主输入, 从输出
	COMP4H	O	比较器 COMP4H 结果输出
14	GPIO11	I/O	通用输入/输出 11
	ADC11	AI	ADC 通道 11 输入
	SPI_MISO	I/O	SPI 主输入, 从输出
	SPI_MOSI	I/O	SPI 主输出, 从输入
	COMP4L	O	比较器 COMP4L 结果输出
	DCLK	O	CLKDET 模块监视时钟输出
	EPWRTZO ⁽²⁾	O	来自 ePower 模块的用于监视的封锁信号
15	GPIO12	I/O	通用输入/输出 12
	ADC12	AI	ADC 通道 12 输入
	I2C_SCL	I/O	I ² C 时钟

表 2. SPD1148 QFN60 引脚定义 (续表)

引脚	信号	类型 ⁽¹⁾	描述
16	GPIO13	I/O	通用输入/输出 13
	ADC13	AI	ADC 通道 13 输入
	I2C_SDA	I/O	I ² C 数据
17	GPIO14	I/O	通用输入/输出 14
	ADC14	AI	ADC 通道 14 输入
	UART_TXD	O	UART 发送数据
	UART_RXD	I	UART 接收数据
18	GPIO15	I/O	通用输入/输出 15
	ADC15	AI	ADC 通道 15 输入
	UART_RXD	I	UART 接收数据
	UART_TXD	O	UART 发送数据
19	DVDD	S	数字电源
20	VCAP12	S	1.2V 电源
21	GPIO16	I/O	通用输入/输出 16
	XIN	AI	外部振荡器输入
	UART_TXD	O	UART 发送数据
	UART_RXD	I	UART 接收数据
	PWM2A	O	PWM2 输出 A
	PWM5A	O	PWM5 输出 A
	SIO0_12	I/O	SIO0 输入/输出 12
22	GPIO17	I/O	通用输入/输出 17
	XIO	AI/O	外部振荡器输入或输出
	UART_RXD	I	UART 接收数据
	UART_TXD	O	UART 发送数据
	PWM2B	O	PWM2 输出 B
	PWM5B	O	PWM5 输出 B
	SIO0_13	I/O	SIO0 输入/输出 13
23	GPIO18	I/O	通用输入/输出 18
	PWM3A	O	PWM3 输出 A
	COMP3H	O	比较器 COMP3H 结果输出
	PWM0A	O	PWM0 输出 A
	SIO0_14	I/O	SIO0 输入/输出 14
24	GND	S	地
25	GPIO19	I/O	通用输入/输出 19
	PWM4A	O	PWM4 输出 A
	PWM3B	O	PWM3 输出 B
	COMP3L	O	比较器 COMP3L 结果输出
	PWM1A	O	PWM1 输出 A
	PWM0B	O	PWM0 输出 B
	SIO0_15	I/O	SIO0 输入/输出 15

表 2. SPD1148 QFN60 引脚定义 (续表)

引脚	信号	类型 ⁽¹⁾	描述
26	GPIO20	I/O	通用输入/输出 20
	COMP4H	O	比较器 COMP4H 结果输出
	PWM2A	O	PWM2 输出 A
	PWM1A	O	PWM1 输出 A
	SIO0_16	I/O	SIO0 输入/输出 16
27	VDD5	S	5V 电源
28	CFBOT	S	电荷泵下驱动点
29	CFTOP	S	电荷泵上驱动点
30	VDDG	S	VDDG 电源 (预驱门极电压)
31	VCP	S	电荷泵输出
32	SW_BUCK	S	降压式开关电源驱动点, 连接 10uH 电感
33	VBAT	S	VBAT 电源
34	OUTL_W	O	预驱 W 相下管门极驱动
35	VPX_W	O	预驱 W 相电压驱动
36	OUTH_W	O	预驱 W 相上管门极驱动
37	VBOOT_W	S	预驱 W 相自举点
38	OUTL_V	O	预驱 V 相下管门极驱动
39	VPX_V	O	预驱 V 相电压驱动
40	OUTH_V	O	预驱 V 相上管门极驱动
41	VBOOT_V	S	预驱 V 相自举点
42	OUTL_U	O	预驱 U 相下管门极驱动
43	VPX_U	O	预驱 U 相电压驱动
44	OUTH_U	O	预驱 U 相上管门极驱动
45	VBOOT_U	S	预驱 U 相自举点
46	XRStn	I	芯片复位引脚, 低电平有效
47	GPIO30	I/O	通用输入/输出 30
	SPI_SCLK	I/O	SPI 时钟输入/输出
	I2C_SCL	I/O	I ² C 时钟
	COMP3H	O	比较器 COMP3H 结果输出
	PWM3A	O	PWM3 输出 A
	PWM0A	O	PWM0 输出 A
	SIO0_8	I/O	SIO0 输入/输出 8
48	GPIO31	I/O	通用输入/输出 31
	SPI_SFRM	I/O	SPI 片选信号
	I2C_SDA	I/O	I ² C 数据
	COMP3L	O	比较器 COMP3L 结果输出
	PWM3B	O	PWM3 输出 B
	PWM0B	O	PWM0 输出 B
	SIO0_9	I/O	SIO0 输入/输出 9

表 2. SPD1148 QFN60 引脚定义 (续表)

引脚	信号	类型 ⁽¹⁾	描述
49	GPIO32	I/O	通用输入/输出 32
	SPI_MOSI	I/O	SPI 主输出, 从输入
	SPI_MISO	I/O	SPI 主输入, 从输出
	COMP4H	O	比较器 COMP4H 结果输出
	PWM4A	O	PWM4 输出 A
	EPWRTZ00	O	来自 ePower 模块的用于监视的封锁信号 0
	SIO0_10	I/O	SIO0 输入/输出 10
50	GPIO33	I/O	通用输入/输出 33
	SPI_MISO	I/O	SPI 主输入, 从输出
	SPI_MOSI	I/O	SPI 主输出, 从输入
	COMP4L	O	比较器 COMP4L 结果输出
	PWM4B	O	PWM4 输出 B
	EPWRTZ10	O	来自 ePower 模块的用于监视的封锁信号 1
	SIO0_11	I/O	SIO0 输入/输出 11
51	DVDD	S	数字电源
52	VCAP12	S	1.2V 电源
53	GPIO34	I/O	通用输入/输出 34
	UART_TXD	O	UART 发送数据
	UART_RXD	I	UART 接收数据
	I2C_SDA	I/O	I ² C 数据
	SPI_MOSI	I/O	SPI 主输出, 从输入
	SPI_MISO	I/O	SPI 主输入, 从输出
	SIO0_12	I/O	SIO0 输入/输出 12
54	GPIO35	I/O	通用输入/输出 35
	UART_RXD	I	UART 接收数据
	UART_TXD	O	UART 发送数据
	I2C_SCL	I/O	I ² C 时钟
	SPI_MISO	I/O	SPI 主输入, 从输出
	SPI_MOSI	I/O	SPI 主输出, 从输入
	SIO0_13	I/O	SIO0 输入/输出 13
55	GPIO36	I/O	通用输入/输出 36
	TDO	O	JTAG 数据输出
	UART_RXD	I	UART 接收数据
	SPI_SCLK	I/O	SPI 时钟输入/输出
	PWM5A	O	PWM5 输出 A
	PWM1A	O	PWM1 输出 A
	I2C_SDA	I/O	I ² C 数据
	SIO0_14	I/O	SIO0 输入/输出 14
			注意: 当 TRSTn 为高时, 该引脚始终作为 TDO 使用, 不能被配置为其他功能。

表 2. SPD1148 QFN60 引脚定义 (续表)

引脚	信号	类型 ⁽¹⁾	描述
56	GPIO37	I/O	通用输入/输出 37
	TDI	I	JTAG 数据输入
	UART_TXD	O	UART 发送数据
	SPI_SFRM	I/O	SPI 片选信号
	PWM5B	O	PWM5 输出 B
	PWM1B	O	PWM1 输出 B
	I2C_SCL	I/O	I ² C 时钟
	SIO0_15	I/O	SIO0 输入/输出 15
注意: 当 TRSTn 为高时, 该引脚始终作为 TDI 使用, 不能被配置为其他功能。			
57	GPIO38	I/O	通用输入/输出 38
	TMS/SWD	I/O	JTAG 模式选择或 SWD 数据
	I2C_SDA	I/O	I ² C 数据
	SPI_MOSI	I/O	SPI 主输出, 从输入
	SPI_MISO	I/O	SPI 主输入, 从输出
	PWM2A	O	PWM2 输出 A
	SIO0_16	I/O	SIO0 输入/输出 16
注意: 当 TRSTn 为高时, 该引脚始终作为 TMS/SWD 使用, 不能被配置为其他功能。			
58	GPIO39	I/O	通用输入/输出 39
	TCK/SWCK	I	JTAG 时钟或 SWD 时钟
	I2C_SCL	I/O	I ² C 时钟
	SPI_MISO	I/O	SPI 主输入, 从输出
	SPI_MOSI	I/O	SPI 主输出, 从输入
	PWM2B	O	PWM2 输出 B
	SIO0_17	O	SIO0 输入/输出 17
注意: 当 TRSTn 为高时, 该引脚始终作为 TCK/SWCK 使用, 不能被配置为其他功能。			
59	TRSTn	I	JTAG 复位引脚, 低电平时复位 JTAG
60	BOOT(GPIO40)	I/O	启动引脚 (通用输入/输出 40)
	SPI_SCLK	I/O	SPI 时钟输入/输出
	UART_TXD	O	UART 发送数据
	DCLK	O	CLKDET 模块监视时钟输出
	EPWRTZ00	O	来自 ePower 模块的用于监视的封锁信号 0
	EPWRTZ10	O	来自 ePower 模块的用于监视的封锁信号 1
	SIO0_0	I/O	SIO0 输入/输出 0

(1) I = 数字输入, O = 数字输出, AI = 模拟输入, AO = 模拟输出, S = 电源。

(2) EPWRTZO 信号是 EPWRTZ00 信号和 EPWRTZ10 信号的逻辑或。

(3) 可配置任意 GPIO 引脚作为 ECAP 输入。

(4) 可配置任意 GPIO 引脚 (除了 GPIO36 和 GPIO37) 作为 ECAP 输出。

3.3 PGA 输入通道选择

对于 3 个 MCU 单元内的 PGA 来说，每个 PGA 都有两个 8 选 1 的多路选择器（MUX）来选择输入通道，一个用来选择正端输入（PGA_x_P, x = 0,1,2），另一个用来选择负端输入（PGA_x_N, x = 0,1,2）。输入通道的选择如下表所示。

表 3. PGA 输入通道选择

MUX 值	PGA0_P	PGA0_N	PGA1_P	PGA1_N	PGA2_P	PGA2_N
7	ADC4	ADC3	ADC9	ADC1	ADC14	ADC15
6	ADC10	ADC5	ADC10	ADC11	ADC12	ADC13
5	ADC8	ADC9	ADC8	ADC10	ADC8	ADC11
4	ADC6	ADC7	ADC2	ADC3	ADC4	ADC5
3	ADC0	ADC1	ADC0	ADC2	ADC0	ADC3
2	DAC2	DAC3	ATEST	VDD12	TSEN1 ⁽¹⁾	TSEN0 ⁽¹⁾
1	DAC1	DAC1	DAC1	DAC1	DAC1	DAC1
0	GND	GND	GND	GND	GND	GND

(1) TSEN0 是温度传感器的输出端 0；TSEN1 是温度传感器的输出端 1。

3.4 GPIO 引脚复位后的功能和状态

表 4. GPIO 引脚复位后的功能和状态

引脚名称	默认功能	默认状态
GPIO0	ADC0	浮空
GPIO1	ADC1	浮空
GPIO2	ADC2	浮空
GPIO3	ADC3	浮空
GPIO4	ADC4	浮空
GPIO5	ADC5	浮空
GPIO6	ADC6	浮空
GPIO7	ADC7	浮空
GPIO8	ADC8	浮空
GPIO9	ADC9	浮空
GPIO10	ADC10	浮空
GPIO11	ADC11	浮空
GPIO12	ADC12	浮空
GPIO13	ADC13	浮空
GPIO14	ADC14	浮空
GPIO15	ADC15	浮空
GPIO16	GPIO16	浮空
GPIO17	GPIO17	浮空
GPIO18	GPIO18	浮空
GPIO19	GPIO19	浮空
GPIO20	GPIO20	浮空


引脚名称	默认功能	默认状态
GPIO21	GPIO21	浮空
GPIO22	GPIO22	浮空
GPIO23	GPIO23	浮空
GPIO24	GPIO24	浮空
GPIO25	GPIO25	浮空
GPIO26	GPIO26	浮空
GPIO27	GPIO27	浮空
GPIO28	GPIO28	浮空
GPIO29	GPIO29	浮空
GPIO30	GPIO30	浮空
GPIO31	GPIO31	浮空
GPIO32	GPIO32	浮空
GPIO33	GPIO33	浮空
GPIO34	GPIO34	上拉
GPIO35	GPIO35	上拉
GPIO36	GPIO36	浮空
GPIO37	GPIO37	浮空
GPIO38	GPIO38	浮空
GPIO39	GPIO39	浮空
GPIO40	GPIO40/BOOT	上拉

- (1) 在 SPD1148 中，GPIO24 ~ GPIO29 在芯片内部与高压模块连接，没有绑定到芯片外部管脚。
- (2) 在 SPD1148 中，删除线标记的 GPIO 没有绑定到芯片外部管脚。

4 存储器映射

SPD1148 的存储器映射如图 6 所示。

图 6. 存储器映射



5 电气特性

5.1 绝对最大额定值

表 5. 绝对最大额定值⁽¹⁾⁽²⁾

符号	参数	最小	最大	单位
V _{BAT}	预驱和 Buck 供电电压, 相对于 V _{SS}	5.5	44	V
V _{DDG}	预驱门极电压, 相对于 V _{SS}	5.5	18	V
V _{BOOT}	预驱自举点电压, 相对于 V _{SS}	-	56	V
V _{BS}	预驱上管电源轨 (V _{BOOT} - V _{PX})	-0.3	20	V
V _{CP}	预驱电荷泵输出电压	V _{BAT} -0.6	V _{BAT} +20	V
V _{DD}	供电电压, 相对于 V _{SS}	-0.3	4.6	V
V _{DDA}	模拟电压, 相对于 V _{SSA}	-0.3	4.6	V
V _{IN}	输入电压 (V _{DD} = 3.3 V)	-0.3	4.6	V
V _O	输出电压	-0.3	4.6	V
I _{IC}	输入钳位电流	-20	+20	mA
I _{OC}	输出钳位电流	-20	+20	mA
T _J	结温 ⁽³⁾	-40	+125	°C
T _A	环境温度 ⁽³⁾	-40	+105	°C
T _{stg}	存储温度 ⁽³⁾	-65	+150	°C

- (1) 超出绝对最大额定值范围的应力可能对器件造成永久性损坏。这些数值只是额定应力, 并不意味着器件在这些条件下功能正常。
- (2) 若无另行说明, 所有电压都是 V_{SS} 为基准。
- (3) 长期的高温存储或在最大温度条件下的使用可能会减小器件的寿命。

5.2 推荐工作条件

表 6. 推荐工作条件

符号	参数	条件	最小	正常	最大	单位
V _{BAT}	预驱供电电压	-	5.5	24	42	V
V _{DDG}	预驱门极电压	-	5.5	10	18	V
V _{BOOT}	预驱自举点电压	-	4.8	-	56	V
V _{DD}	供电电压	-	2.97	3.3	3.63	V
V _{SS}	电源地	-	-	0	-	V
V _{DDA}	模拟供电电压	-	2.97	3.3	3.63	V
V _{SSA}	模拟地	-	-	0	-	V
V _{IH}	高电平输入电压	V _{DD} = 3.3 V	2.0	-	V _{DD} +0.3	V
V _{IL}	低电平输入电压	V _{DD} = 3.3 V	V _{SS} -0.3	-	0.8	V
I _{OH}	当 V _{OH} = V _{OH(MIN)} , 高电平输出源电流	STRENGTH=0 STRENGTH=1 STRENGTH=2 STRENGTH=3	-	-	5 10 15 20	mA
I _{OL}	当 V _{OL} = V _{OL(MAX)} , 低电平输出灌电流	STRENGTH=0 STRENGTH=1 STRENGTH=2 STRENGTH=3	-	-	5 10 15 20	mA
T _J	结温	-	-40	-	+125	°C
T _A	环境温度	-	-40	-	+105	°C

5.3 I/O 电气特性

表 7. I/O 电气特性

符号	参数	条件	最小	典型	最大	单位
V_{OH}	高电平输出电压	$I_{OH} = I_{OH\ MAX}$	$V_{DD}-0.4$	-	-	V
V_{OL}	低电平输出电压	$I_{OL} = I_{OL\ MAX}$	-	-	0.4	V
V_{IH}	高电平输入电压	$V_{DD} = 3.3\ V$	2.0	-	$V_{DD}+0.3$	V
V_{IL}	低电平输入电压	$V_{DD} = 3.3\ V$	$V_{SS}-0.3$	-	0.8	V
I_{OH}	当 $V_{OH} = V_{OH(MIN)}$ ，高电平输出源电流	STRENGTH=0 STRENGTH=1 STRENGTH=2 STRENGTH=3	-	-	5 10 15 20	mA
I_{OL}	当 $V_{OL} = V_{OL(MAX)}$ ，低电平输出灌电流	STRENGTH=0 STRENGTH=1 STRENGTH=2 STRENGTH=3	-	-	5 10 15 20	mA
I_{IL}	低电平输入电流 (引脚上拉和下拉禁用)	$V_{DD} = 3.3V,$ $V_{IH} = 0\ V$	-	-	2	μA
I_{IH}	高电平输入电流 (引脚上拉和下拉禁用)	$V_{DD} = 3.3V,$ $V_{IH} = V_{DD}$	-	-	2	μA
R_{PU}	输入上拉电阻	$V_{IO} = 0\ V$	-	41	-	$k\Omega$
R_{PD}	输入下拉电阻	$V_{IO} = V_{DD}$	-	42	-	$k\Omega$

5.4 电源功耗

典型电流消耗

在工作模式下，SPD1148 处于以下状态：

- 所有的输入/输出引脚处于输入模式并保持断开；
- 所有外设（包括模拟模块）处于使能状态，除了 SIO 模块；
- 所有外设时钟均和 HCLK（分频为 1）一样快，除了 SSP（最大 50MHz），I2C（最大 50MHz），PCLK（最大 50MHz）和 DGCLK（最大 50MHz）；
- 所有时钟模块处于使能状态；
- 系统时钟源为 PLL 时钟。

在空闲模式下，SPD1148 处于以下状态：

- 所有的输入/输出引脚处于输入模式并保持断开；
- 所有的外设（包括模拟模块）没有时钟输入或被禁用；
- 时钟模块（PLL，RCO0 和 XO）被禁用；
- 系统时钟源为 RCO1。

在深度睡眠模式下，SPD1148 处于以下状态：

- 降压式开关电源和 LDO 关闭，因此 MCU 和预驱都未供电

- 所有的控制模块都被关闭，除了用于唤醒的检测逻辑电路

在 MCU 深度睡眠模式下，SPD1148 处于以下状态：

- Buck 模块开启
- 所有的输入/输出引脚处于输入模式并保持断开；
- 所有外设（包括模拟模块）没有时钟输入或被禁用；
- 时钟模块（PLL，RCO1 和 XO）被禁用；
- 1.2V LDO 被关断到 0V。

SPD1148 从 VBAT 测量的典型电流消耗如表 8 和表 9 所示。不同 HCLK 频率下的工作电流消耗如图 7 所示。

表 8. SPD1148 典型电流消耗（在 FLASH 中运行）

模式	条件			VBAT = 12V	VBAT = 24V	单位
	f _{HCLK}	f _{PCLK}	f _{PLL}			
工作	200 MHz ⁽²⁾	50 MHz	200 MHz	25.3	13.6	mA
	175 MHz ⁽²⁾	43.75 MHz	175 MHz	24.1	13.1	mA
	168 MHz ⁽²⁾	42 MHz	168 MHz	23.7	12.9	mA
	150 MHz ⁽²⁾	50 MHz	150 MHz	22.7	12.5	mA
	125 MHz ⁽²⁾	41.67 MHz	125 MHz	21.5	11.9	mA
	100 MHz	50 MHz	100 MHz	20.3	11.2	mA
	75 MHz	37.5 MHz	75 MHz	19.0	10.6	mA
	50 MHz	50 MHz	50 MHz	17.8	9.95	mA
	32 MHz	32 MHz	32 MHz	16.7	9.36	mA
	25 MHz	25 MHz	25 MHz	16.2	9.1	mA
空闲（预驱使能）	2.2 MHz	2.2 MHz	-	5.2	4.3	mA
空闲	2.2 MHz	2.2 MHz	-	3.1	2.2	mA
深度睡眠	-	-	-	7	9	uA

(1) 典型值的测量条件是 T_A = 25 °C。


(2) SIO 模块的时钟频率为 f_{HCLK} / 2。

表 9. SPD1148 典型电流消耗 (在 RAM 中运行)

模式	条件			VBAT = 12V	VBAT = 24V	单位
	f _{HCLK}	f _{PCLK}	f _{PLL}			
工作	200 MHz ⁽²⁾	50 MHz	200 MHz	27.3	15.0	mA
	175 MHz ⁽²⁾	43.75 MHz	175 MHz	26.0	14.1	mA
	168 MHz ⁽²⁾	42 MHz	168 MHz	25.5	13.9	mA
	150 MHz ⁽²⁾	50 MHz	150 MHz	24.5	13.4	mA
	125 MHz ⁽²⁾	41.67 MHz	125 MHz	22.8	12.6	mA
	100 MHz	50 MHz	100 MHz	21.3	11.8	mA
	75 MHz	37.5 MHz	75 MHz	19.7	11.0	mA
	50 MHz	50 MHz	50 MHz	18.1	10.1	mA
	32 MHz	32 MHz	32 MHz	16.9	9.5	mA
	25 MHz	25 MHz	25 MHz	16.4	9.2	mA
空闲	2.2 MHz	2.2 MHz	-	3.1	2.2	mA

- (1) 典型值的测量条件是 T_A = 25 °C。
- (2) SIO 模块的时钟频率为 f_{HCLK} / 2。

图 7. 典型工作电流随频率变化关系



片上外设电流消耗

片上外设的电流消耗如表 10 所示。该 MCU 处于以下的状态：

- 所有输入/输出引脚处于输入模式并保持断开；
- 所有外设（包括模拟外设，RCO0 和 XO）无另行说明，均被禁用；
- 给定值是由测量的电流消耗计算得出
 - 所有外设时钟被禁用
 - 只有一个外设被使能


表 10. 外设电流消耗

外设 ⁽¹⁾		条件	典型值 ⁽²⁾	单位
BOD		RCO0 为系统时钟源； 所有其他外设处于默认状态； 在禁用或使能 BOD 模块后，关闭 PLL，XO，RCO1 和 RCO0。	0.1	mA
模数转 换器	模拟 ⁽³⁾	锁相环时钟为系统时钟源； 所有外设时钟与 HCLK 一样快； $f_{HCLK} = 128 \text{ MHz}$ ， $f_{PCLK} = 32 \text{ MHz}$ ， $f_{PLL} = 128 \text{ MHz}$	16.52	mA
	数字		0.31	mA
温度传感器			0.16	mA
可编程增益放大器 ⁽⁴⁾			4.10	mA
数模转换器			0.18	mA
比较器			0.08	mA
UART			UART 时钟 200MHz, 256000 bps	0.416
I2C		I2C 时钟 50MHz, 3.4Mbps	0.316	mA
SSP		SSP 时钟 50MHz, 50Mbps	0.361	mA
PWM		PWM 时钟 200MHz	1.471	mA
ECAP		ECAP 时钟 200MHz	0.329	mA
看门狗		看门狗时钟 200MHz	0.245	mA
定时器		定时器时钟 200MHz	0.385	mA
SIO		SIO 时钟 100MHz	6.63	mA
FLASH		HCLK 时钟 200MHz	0.772	mA
XO		HCLK 来源于 200MHz PLL，以 RCO0 为输入	0.616	mA
RCO		HCLK 来源于 200MHz PLL，以 XO 为输入	0.313	mA
PLL		XO 作为 HCLK 的时钟源， $f_{PLL} = 32 \text{ MHz}$	1.153	mA

- (1) 当外设不止一个模块时，上述的电流值为单个模块的消耗。例如，可编程增益放大器的电流值 4.10 mA 是单个 PGA 模块的消耗，3 个 PGA 模块的总共电流消耗是 12.30mA。
- (2) 典型值的测量条件是 $T_A = 25 \text{ }^\circ\text{C}$ ， $V_{DD} = 3.3 \text{ V}$ 。
- (3) 模数转换器的模拟电流损耗包含了 ADC 的模拟模块，带隙和 ADC 参考缓冲器。
- (4) 当使能 ADC（模拟部分），温度传感器，可编程增益放大器，数模转换器和比较器时，带隙必须使能。

在深度睡眠模式下，电流消耗取决于输入电压 VBAT 的值，具体关系如图 8 所示。

图 8. 深度睡眠模式漏电流与 VBAT 关系



5.5 内部 1.2V 稳压器特性

表 11. 内部 1.2V 稳压器特性

符号	参数	条件	最小	典型	最大	单位
V _{DD}	供电电源	-	2.97	3.3	3.63	V
VCAP12	输出电压	负载电流 = 50mA	1.18	1.20	1.22	V
ΔVCAP12	负载调节率	VCAP12 (负载为 50mA) - VCAP12 (负载为 200mA)	-	-	30	mV

图 9. 内部 1.2V 稳压器负载调节率 (T_A = 25 °C)





图 10. 内部 1.2V 稳压器负载调节率随温度变化情况



5.6 过压/欠压检测器（BOD）特性

表 12. BOD 特性

符号	参数	条件	最小	典型	最大	单位
V _{DDA}	供电电压	-	2.97	3.3	3.63	V
V _{DD33H_Asset}	VDD33 过压触发阈值	-	-	3.42	-	V
V _{DD33H_Deasset}	VDD33 过压撤销阈值	-	-	3.31	-	V
V _{DD33L_Asset}	VDD33 欠压触发阈值	-	-	2.58	-	V
V _{DD33L_Deasset}	VDD33 欠压撤销阈值	-	-	2.65	-	V
V _{DD12H_Asset}	VDD12 过压触发阈值	-	-	1.33	-	V
V _{DD12H_Deasset}	VDD12 过压撤销阈值	-	-	1.31	-	V
V _{DD12L_Asset}	VDD12 欠压触发阈值 ⁽¹⁾	-	-	0.94	-	V
V _{DD12L_Deasset}	VDD12 欠压撤销阈值 ⁽¹⁾	-	-	0.97	-	V

(1) VDD12 欠压 0 和 VDD12 欠压 1 的特性是相同的。

5.7 振荡器时钟（RCO）特性

表 13. RCO 特性

符号	参数	条件	最小	典型	最大	单位
V _{DDA}	供电电压	-	2.97	3.3	3.63	V
F _{RCO}	RCO 时钟频率（室温条件下）	T _J = 25 °C	31.936	32.00	32.064	MHz
ACC _{RCO}	RCO 时钟频率精度（RCO 时钟频率随温度的变化）	T _J = -40~125 °C	-1	-	1	%

5.8 锁相环时钟（PLL）特性

表 14. PLL 特性

符号	参数	条件	最小	典型	最大	单位
V _{DDA}	供电电压	-	2.97	3.3	3.63	V
F _{VCO}	VCO 频率	-	400	500	600	MHz
F _{pfd}	鉴频鉴相器（PFD）输入频率	-	4	-	8	MHz
t _{LOCK}	锁定时间	-	-	-	15	us

5.9 外部时钟（XO）特性

表 15. XO 特性

符号	参数	条件	最小	典型	最大	单位
V _{DDA}	供电电压	-	2.97	3.3	3.63	V
F _{XO}	外部时钟频率	-	1	-	66	MHz

图 11 ~ 图 14 显示了不同温度下的内部晶振的负阻值。其中，负载电容 CL_{eff} 为内部晶振看到的等效电容值。

图 11. 内部晶振负阻值 (50°C)




图 12. 内部晶振负阻值 (85°C)




图 13. 内部晶振负阻值 (100°C)





图 14. 内部晶振负阻值 (125°C)



5.10 14 位模数转换器特性

表 16. 模数转换器特性

符号	参数	条件	最小	典型	最大	单位
V _{DDA}	模拟供电电压	-	2.97	3.3	3.63	V
N _R	分辨率	无码值丢失； 单调的；	14	-	-	bit
F _S	转换速度 ⁽¹⁾	-	-	-	4	MSPS
V _{AIN}	输入电压范围	-	0	-	V _{DDA}	V
V _{REF}	参考电压	-	1.194	1.2	1.206	V
I _{PAD}	工作电流	V _{DDA} = 3.3 V	-	17.1	21	mA
INL	积分线性误差	-	-3.0	-	3.0	LSB
DNL	微分线性误差	-	-1.0	-	1.0	LSB
E _{OFF}	偏移误差 ⁽²⁾	已校准	-2	-	2	LSB
E _{GAIN}	增益误差 ⁽²⁾	已校准	-4	-	4	LSB
E _{OFF2}	通道间偏移误差	-	-3	-	3	LSB
E _{GAIN2}	通道间增益误差	-	-5	-	5	LSB
T _{COEF}	基于内部参考的 ADC 温度系数	-	-	26	-	ppm/°C
t _{PWRUP}	启动时间	-	-	-	200	us
ENOB _{DC}	有效位数（直流输入）	-	-	12.0	-	bits
SNR	信噪比	Fin = 100kHz, Amp = 0.94Fs, N = 8192	-	75.5	-	dB
THD	总谐波失真		-	-85.0	-	dB
ENOB	有效位数		-	12.2	-	bits
SFDR	无杂散动态范围		-	86.0	-	dB
T _{SLOPE}	ADC 输出码值每增加 1LSB, 对应的温度值变化	-	-	1.904 ⁽³⁾	-	°C/LSB
T _{OFFSET}	温度传感器 25 °C 时 ADC 输出	-	-	162.138	-	LSB

(1) 采样时间 = 110ns, 转换时间 = 140ns

(2) 偏移和增益可通过硬件自动校准。

(3) 可通过 PGA 减小到 0.24 °C/LSB。

5.11 可编程增益放大器特性

表 17. 可编程增益放大器特性

符号	参数	条件	最小	典型	最大	单位
V _{DDA}	供电电源	-	2.97	3.3	3.63	V
V _{AIN}	输入电压范围	-	0	-	V _{DDA}	V
V _{OUT}	输出电压范围	-	0.3	-	V _{DDA} -0.3	V
R _{IN}	输入阻抗	-	-	10	-	MΩ
G	增益	单端模式	1, 2, 4, 8, 12, 16, 24, 32			-
		差分模式	2, 4, 8, 16, 24, 32, 48, 64			-
E _{GAIN}	增益误差	差分增益 = 2	-0.5	-	0.5	%
		差分增益 = 64	-3	-	3	%
V _{OS}	偏移	-	-5	-	5	mV
T _{OFFSET}	偏移温漂	-	-	5	-	uV/°C
SR	压摆率	单端模式, 负载为 ADC 的采样电容	-	20	-	V/us
		差分模式, 负载为 ADC 的采样电容	-	40	-	V/us
GBW	单位增益带宽	单端增益 = 1	-	40	-	MHz
		单端增益 = 8	-	6.8	-	MHz
		单端增益 = 32	-	1.7	-	MHz
		差分增益 = 2	-	20	-	MHz
		差分增益 = 16	-	3.4	-	MHz
		差分增益 = 64	-	0.8	-	MHz
t _{SETTLE}	建立时间	差分增益 = 2	-	170 ⁽¹⁾	220	ns
		差分增益 = 16	-	400	600	ns
		差分增益 = 64	-	1600	2200	ns
SNR	信噪比	差分增益 = 2 Fin = 10kHz, Amp = 0.94Fs, N = 8192	-	74.0	-	dB
THD	总谐波失真		-	-78.0	-	dB
ENOB	有效位		-	11.6	-	bit
SFDR	无杂散动态范围		-	82.0	-	dB
SNR	信噪比	差分增益 = 64 Fin = 10kHz, Amp = 0.94Fs, N = 8192	-	58.0	-	dB
THD	总谐波失真		-	-80.0	-	dB
ENOB	有效位		-	9.4	-	bit
SFDR	无杂散动态范围		-	63.0	-	dB
I	电流消耗	单个 PGA	-	4.16	5.20	mA

(1) 建立时间的测量是基于阶跃输入, 差分输出从-2.7V 到 2.7V (V_{DDA}=3.3V), 输出建立起 1LSB (446uV) 的时间, 由设计所保证。

5.12 模拟比较器特性

表 18. 比较器特性

符号	参数	条件	最小	典型	最大	单位
V _{DDA}	供电电压	-	2.97	3.3	3.63	V
V _{OFFSET}	失调电压 (迟滞电压=0)	共模输入电压 = 1.65	-10	-	10	mV
V _{HYST}	迟滞电压 (12mV)	-	-	13	-	mV
	迟滞电压 (24mV)	-	-	26	-	mV
	迟滞电压 (36mV)	-	-	42	-	mV
t _D	延迟时间 – 比较器反应时间到 PWM 关断 (异步)	-	-	50	-	ns

5.13 内部 10 位数模转换器特性

表 19. 数模转换器特性


符号	参数	条件	最小	典型	最大	单位
V _{DDA}	供电电压	-	2.97	3.3	3.63	V
N	分辨率	单调	10	-	-	bit
V _{FS}	满量程值	-	0	-	V _{DDA}	V
DNL	微分非线性误差	-	-0.5	-	0.5	LSB
INL	积分非线性误差	-	-1	-	1	LSB
E _{OFF}	偏移误差	-	-	5	-	mV
t _{SETTLE}	DAC 建立时间	设计保证	-	-	1	us

5.14 数模转换器缓冲器特性

表 20. 数模转换器缓冲器特性

符号	参数	条件	最小	典型	最大	单位
V _{DDA}	供电电压	-	2.97	3.3	3.63	V
V _{OUT}	输出电压范围	-	0.3	-	V _{DDA} -0.3	V
t _{SETTLE}	建立时间	设计保证	-	1	-	us
E _{OFF}	偏移误差	-	-	3	-	mV
C _L	容性负载	-	-	-	50	pF
R _L	阻性负载	-	1M	-	-	Ω

图 15. 数模转换器缓冲器偏移电压随输入电压变化关系



5.15 Flash 存储器特性

除非特别说明，否则所有特性均在 $T_J = -40$ to $125\text{ }^\circ\text{C}$ 条件下测得。

表 21. Flash 存储器特性

符号	参数	条件	最小	最大	单位
t_{RD}	读操作时间	-	40	-	ns
t_{PROG}	字（32 位）编程时间	-	8	10	us
t_{SE}	扇区擦除时间	-	0.8	4	ms
t_{CE}	整体擦除时间	-	8	10	ms
N_{END}	可擦写次数	$T_J = 85\text{ }^\circ\text{C}$	100000	-	cycles
t_{RET}	数据保存期限	$T_J = 85\text{ }^\circ\text{C}$	10	-	years

5.16 电气敏感性特性

表 22. ESD 绝对最大值

符号	参数	条件	最大	单位	
$V_{ESD(HBM)}$	静电放电电压（人体模型）	环境温度 $T_A = 25\text{ }^\circ\text{C}$	2000	V	
$V_{ESD(MM)}$	静电放电电压（机器模型）	环境温度 $T_A = 25\text{ }^\circ\text{C}$	200	V	
$V_{ESD(CDM)}$	静电放电电压（带电设备模型）	环境温度 $T_A = 25\text{ }^\circ\text{C}$	-	500	V
			拐角管脚	750	V

表 23. 电气敏感性

符号	参数	条件	最大	单位
LU	静态门锁	环境温度 $T_A = 85\text{ }^\circ\text{C}$ $V_{BAT} = 43\text{V}$, $V_{DDG} = 20\text{V}$, $V_{DD} = 3.63\text{V}$, $V_{CAP12} = 1.32\text{V}$	200	mA

5.17 湿度敏感性特性

表 24. 湿度敏感性特性

符号	参数	条件	等级	单位
MSL	湿度敏感性等级	-	3 级	-

5.18 热阻特性

表 25. 热阻特性 (QFN48 封装)

符号	参数	条件	典型值	单位
θ_{JC}	芯片的热源结到封装外壳的热阻	-	8.3064	°C/W
θ_{JA}	芯片的热源结到周围冷却空气的热阻	4 层 PCB 板 PCB 含铜量 (顶层 = 20%, 二/ 三层 = 100%, 底层 = 5%)	31.5317	°C/W

(1) PCB 测试板的尺寸为 76.2mm x 114.3mm x 1.6mm。

5.19 SPI 特性

表 26. SPI 特性


符号	参数	条件	最小	典型	最大	单位
f_{SCLK}	SCLK 时钟频率	-	-	-	50	MHz
$t_{SCLK(H)}$	SCLK 时钟高电平时间	-	10	-	-	ns
$t_{SCLK(L)}$	SCLK 时钟低电平时间	-	10	-	-	ns
SPI 主机模式						
$t_{V(MO)}$	数据输出有效时间	-	-	-	9.5	ns
$t_{H(MO)}$	数据输出保持时间	-	3.9	-	-	ns
$t_{SU(MI)}$	数据输入建立时间	-	6	-	-	ns
$t_{H(MI)}$	数据输入保持时间	-	2	-	-	ns
SPI 从机模式						
$t_{SU(SFRM)}$	SFRM 使能建立时间	-	5.6	-	-	ns
$t_{H(SFRM)}$	SFRM 使能保持时间	-	1.5	-	-	ns
$t_{A(SO)}$	数据输出访问时间	-	4	-	10	ns
$t_{DIS(SO)}$	数据输出禁能时间	-	4	-	10	ns
$t_{V(SO)}$	数据输出有效时间	-	-	-	9.5	ns
$t_{H(SO)}$	数据输出保持时间	-	3.9	-	-	ns
$t_{SU(SI)}$	数据输入建立时间	-	6	-	-	ns
$t_{H(SI)}$	数据输入保持时间	-	2	-	-	ns

5.20 预驱特性

表 27. 预驱特性


符号	参数	条件	最小	典型	最大	单位
V _{BAT}	输入电源电压	-	5.5	-	42	V
D _{MAX}	最大可支持输出占空比	电荷泵会在上管到导通的时候给自举电容补充电荷	-	100	-	%
t _{DL}	下管导通延迟	1nF 电容负载	-	30	40	ns
t _{DH}	上管导通延迟	1nF 电容负载	-	40	50	ns
Δt	上下管导通延迟失配	-	-	-	12	ns
t _r	上升时间	1nF 电容负载	-	15	-	ns
t _f	下降时间	1nF 电容负载	-	15	-	ns
V _{PXMIN}	驱动输出最低电压	上管 PWM 信号能够传递时的最低 VPX 电压	-10	-	-	V
I _{Source_Max}	预驱最大充电电流	-	-	1	-	A
I _{Sink_Max}	预驱最大放电电流	-	-	1.3	-	A

图 16. 预驱最大充电电流测量




- (1) C1 通道 – 预驱输出电压, C4 通道 – 测量到的电流 (1A/1V)。
- (2) 预驱的输出对 100nF 的电容充电, 采用霍尔电流探头测量瞬态电流, 从图中可以看出最大充电电流约为 1A。

图 17. 预驱最大放电电流测量




- (1) C1 通道 – 预驱输出电压, C4 通道 – 测量到的电流 (1A/1V)。
- (2) 预驱的输出对 100nF 的电容放电, 采用霍尔电流探头测量瞬态电流, 从图中可以看出最大放电电流约为 1.3A。

图 18. 预驱翻转 (VBAT = 44V)




- (1) C1 通道 - VPX, C2 通道 - 下管门极驱动 (OUTL), C3 通道 - 上管门极驱动 (OUTH), C4 通道 - VBOOT, Math 通道 - VPX 减去上管门极驱动 OUTH (上管 VGS 电压)。

图 19. 预驱翻转 (VBAT = 5V)




- (1) C1 通道 - VPX, C2 通道 - 下管门极驱动 (OUTL), C3 通道 - 上管门极驱动 (OUTH), C4 通道 - VBOOT, Math 通道 - VPX 减去上管门极驱动 OUTH (上管 VGS 电压)。

图 20. 下管导通延迟测量（上升沿）




(1) C4 通道 – PWM 信号（传播到每一相）；C1/C2/C3 通道 – U/V/W 相下管门极驱动（OUTL_U/V/W）。

图 21. 下管导通延迟测量（下降沿）




(1) C4 通道 – PWM 信号（传播到每一相）；C1/C2/C3 通道 – U/V/W 相下管门极驱动（OUTL_U/V/W）。

图 22. 上管导通延迟测量（上升沿）




(1) C4 通道 - PWM 信号（传播到每一相）；C1/C2/C3 通道 - U/V/W 相上管门极驱动（OUTH_U/V/W）。

图 23. 上管导通延迟测量（下降沿）




(1) C4 通道 - PWM 信号（传播到每一相）；C1/C2/C3 通道 - U/V/W 相上管门极驱动（OUTH_U/V/W）。

图 24. 相电压支持-10V 同步翻转的演示




- (1) C1/C2/C3 通道 - U/V/W 相上管门极驱动 OUTH_U/V/W (在-10V 和 10V 之间翻转); C4 通道 - 任一相下管门极驱动 OUTL (在 0V 和 VDDG=10V 之间翻转)。

图 25. 预驱系统对于 VBAT 电压跳变的响应 (从 17V 到 40V)



- (1) C1 通道 - VPX, C2 通道 - VCP, C3 通道 - VBAT, C4 通道 - DVDD。
- (2) 所有相电压都是同步翻转的。电压在 17V 和 40V 之间跳变的压摆率 (slew rate) 是 1.2MV/s。

图 26. 预驱系统对于 VBAT 电压跳变的响应 (从 40V 到 17V)




- (1) C1 通道 -VPX, C2 通道 -VCP, C3 通道 -VBAT, C4 通道 -DVDD。
- (2) 所有相电压都是同步翻转的。电压在 17V 和 40V 之间跳变的压摆率 (slew rate) 是 1.2MV/s。

5.21 VDDG 稳压器特性

表 28. 内部 VDDG 稳压器特性

符号	参数	条件	最小	典型	最大	单位
V _{BAT}	供电电压	-	5.5	-	42	V
V _{DDG}	输出电压	输出电压可编程	5.5	10	18	V
I _{MAX}	最大负载电流	-	-	-	60	mA

图 27. VDDG 稳压器负载调节率 (V_{DDG}=10V)



5.22 降压式开关电源特性

表 29. 降压式开关电源特性

符号	参数	条件	最小	典型	最大	单位
V _{BAT_Max}	最高推荐工作电压	-	-	-	42	V
V _{BAT_UV_Trigger}	欠压触发阈值	-	-	4.15	-	V
V _{BAT_UV_Release}	欠压解除阈值	-	-	4.56	-	V
DVDD	3.3V 输出电压	-	3.14	3.3	3.47	V
R _{ON_HS}	上管导通电阻	300mA	-	1.6	-	Ω
R _{ON_LS}	下管导通电阻	300mA	-	0.8	-	Ω
I _{Limit}	限流谷值	-	-	500	-	mA
η	转换效率	V _{BAT} = 12V, 170mA, 1.2MHz	-	84	-	%

图 28. 降压式开关电源在不同 V_{BAT} 电压和负载条件下的效率





图 29. 降压式开关电源负载调解率



- (1) 在低电流区域工作在 PFM 模式，在高电流区域工作在 PWM 模式。
- (2) 为了在低电流区域获得更好的负载调节率，必须使能 PFM 模式，但是会带来电源转换效率的损失。

图 30. 降压式开关电源在低 VBAT 电压下的负载调解率和电流能力






图 31. DVDD 电压对 VBAT 电压跳变的响应 (从 17V 到 40V)




(1) C3 通道 - VBAT, C4 通道 - DVDD。

图 32. DVDD 电压对 VBAT 电压跳变的响应 (从 40V 到 17V)




(1) C3 通道 - VBAT, C4 通道 - DVDD。

图 33. 降压式开关电源输出在 VBAT=24V 时对电流跳变的响应 (从 23mA 到 500mA)



- (1) C1 通道 - DVDD, C4 通道 - 外部电流 (1A/1V)。
- (2) 芯片内部的电流经过计算为 23mA, 总电流从 23mA 跳变到约 500mA。在电流跳变中, 降压式开关电源从 PFM 模式切换到 PWM 模式。

图 34. 降压式开关电源输出在 VBAT=24V 时对电流跳变的响应 (从 500mA 到 23mA)




- (1) C1 通道 - DVDD, C4 通道 - 外部电流 (1A/1V)。
- (2) 芯片内部的电流经过计算为 23mA, 总电流从约 500mA 跳变到 23mA。在电流跳变中, 降压式开关电源从 PWM 模式切换到 PFM 模式。

6 PCB 布局布线指导

- 在 VBAT, VDDG, DVDD, VDD5, VCAP12 和 GND 之间放置低 ESR 陶瓷电容。将这些电容尽可能靠近相应的芯片引脚, 电容的另一端使用低阻抗线接地。
- 在 VCP 和 VBAT 之间放置低 ESR 的陶瓷电容, 靠近 VCP 引脚。
- 在 EPAD 下放置足够多的穿孔, 和地线连接, 这对于芯片的散热至关重要。
- 对于降压式开关电源, 输出电容尽可能靠近电感, 地线应该使用短的铜线或者敷铜和板子的 GND 相连。
- 功率 FET 管连接时, 上管的源端和下管的漏端应该尽可能使用短粗的铜线相连, 以减少寄生电感 L_{sh} 和 L_{dl} 。成对的 FET 应该尽可能靠近, 以减少寄生电感 L_r 和 L_d , 如图 35 所示。
- 使用粗短的连线连接功率 FET, 避免环路和曲折的走线。
- 尽可能减少图 35 中所示的电流环路的面积。
- 对于直立封装的功率 FET, 应该在装配时降低 MOS 的高度以减小引脚寄生电感。
- 将 C0 (如图 35 所示) 尽可能靠近上管的漏端, 用于减小电流的路径。
- 将芯片靠近功率 FET 放置, 缩短 OUTH 和 OUTL 的信号走线和 VPX、GND 到芯片的走线。
- 将自举电容尽可能靠近芯片引脚 VPX 和 VBOOT。
- 尽可能使用带快速恢复体二极管的功率 FET 用于减小二极管反向恢复时间。
- DVDD 是降压 DCDC 的反馈, 为了保持控制环路的稳定运行, 建议 DVDD 走线远离高压开关走线和噪声源, 比如电感等。
- 保持开关走线尽可能短和宽, 以最大限度地减少辐射。
- DVDD 电容器和 GND 引脚之间的 GND 走线应尽可能宽, 以便让走线阻抗最小。

图 35. 简化的预驱电路板框图




7 封装信息

SPD1148 的封装类型是 48 脚方形扁平无引脚封装 (QFN48) 或者 60 脚方形扁平无引脚封装 (QFN60)。具体信息如下:

7.1 QFN48

图 36. QFN48 – 48 脚, 7mm x 7mm 方形扁平无引脚封装图




(1) 图纸未按比例绘制。

表 30. QFN48 – 48 脚, 7mm x 7mm 方形扁平无引脚封装机械数据

符号	毫米		
	最小	典型	最大
A	0.70	0.75	0.80
A1	0	0.02	0.05
b	0.18	0.25	0.30
c	0.18	0.20	0.23
D	6.90	7.00	7.1
D2	5.30	5.40	5.50
e	0.50		
Ne	5.50		
Nd	5.50		
E	6.90	7.00	7.10
E2	5.30	5.40	5.50
L	0.35	0.40	0.45
h	0.30	0.35	0.40


图 37. QFN48 – 48 脚，7mm x 7mm 方形扁平无引脚封装建议尺寸



- (1) 单位是毫米。
- (2) 上层的 A 区域需要刷焊锡膏；下层的 B 区域可以刷焊锡膏，也可以不刷。

7.2 QFN60

图 38. QFN60 – 60 脚, 9mm x 9mm 方形扁平无引脚封装图



(1) 图纸未按比例绘制。

表 31. QFN60 – 60 脚, 9mm x 9mm 方形扁平无引脚封装机械数据

符号	毫米		
	最小	典型	最大
A	0.70	0.75	0.80
A1	0	0.02	0.05
b	0.20	0.25	0.30
b1	0.16		
c	0.18	0.20	0.25
D	8.90	9.00	9.10
D2	6.20	6.30	6.40
e	0.50		
Ne	7.00		
Nd	7.00		
E	8.90	9.00	9.10
E2	6.20	6.30	6.40
L	0.50	0.60	0.70
L1	0.10		
h	0.30	0.35	0.40

8 订购信息

表 32. 订购信息

订购编码	Flash	SRAM	CPU 最大 频率	封装	温度范围	SPQ ⁽¹⁾	包装类型
SPD1148API48	128KB	64KB	200MHz	QFN48	工业级 -40 °C ~ +125 °C	2600	托盘
SPD1148ZAPI48	64KB	32KB	200MHz	QFN48	工业级 -40 °C ~ +125 °C	2600	托盘
SPD1148YAPI48	32KB	16KB	200MHz	QFN48	工业级 -40 °C ~ +125 °C	2600	托盘
SPD1148XAPI48	128KB	64KB	100MHz	QFN48	工业级 -40 °C ~ +125 °C	2600	托盘
SPD1148WAPI48	64KB	32KB	100MHz	QFN48	工业级 -40 °C ~ +125 °C	2600	托盘
SPD1148VAPI48	32KB	16KB	100MHz	QFN48	工业级 -40 °C ~ +125 °C	2600	托盘
SPD1148API60	128KB	64KB	200MHz	QFN60	工业级 -40 °C ~ +125 °C	2600	托盘

(1) SPQ = Standard Pack Quantity, 标准包装数。

9 修订历史

表 33. 文档修订历史

日期	版本	变更
2019 年 10 月 8 日	1	初始版本
2019 年 12 月 20 日	2	<ol style="list-style-type: none"> 增加表 22.ESD 绝对最大值。 增加表 23.电气敏感性。
2020 年 3 月 5 日	3	<ol style="list-style-type: none"> 更新章节 2.8, 增加安全时钟的描述。 更新章节 2.9, 修改启动模式的说明。
2020 年 4 月 3 日	4	<ol style="list-style-type: none"> 更新表 5. 绝对最大额定值⁽¹⁾⁽²⁾。 更新表 29. 降压式开关电源特性。
2020 年 6 月 13 日	5	<ol style="list-style-type: none"> 更新章节 2.9, 修改启动模式的说明。 更新章节 2.14, 修改 SPI 最大传输速度。 更新章节 2.18, 增加相位比较器说明。 更新表 7. I/O 电气特性。 更新表 11. 内部 1.2V 稳压器特性。 更新图 9. 内部 1.2V 稳压器负载调节率。 增加表 12. BOD 特性。 增加表 13. RCO 特性。 增加表 14. PLL 特性。 增加表 15. XO 特性。 更新表 16. 模数转换器特性。 增加章节 8, 增加订购信息。 增加表 26. SPI 特性。 增加图 16. 预驱最大充电电流测量。 增加图 17. 预驱最大放电电流测量。 增加图 18. 预驱翻转 (VBAT = 44V)。 增加图 19. 预驱翻转 (VBAT = 5V)。 增加图 20. 下管导通延迟测量 (上升沿)。 增加图 21. 下管导通延迟测量 (下降沿)。 增加图 22. 上管导通延迟测量 (上升沿)。 增加图 23. 上管导通延迟测量 (下降沿)。 增加图 24. 相电压支持-10V 同步翻转的演示。 增加图 25. 预驱系统对于 VBAT 电压跳变的响应 (从 17V 到 40V)。 增加图 26. 预驱系统对于 VBAT 电压跳变的响应 (从 40V 到 17V)。 增加表 28. 内部 VDDG 稳压器特性。 增加图 27. VDDG 稳压器负载调节率 (VDDG=10V)。 增加图 28. 降压式开关电源在不同 VBAT 电压和负载条件下的效率。 增加图 29. 降压式开关电源负载调解率。 增加图 30. 降压式开关电源在低 VBAT 电压下的负载调解

日期	版本	变更
		<p>率和电流能力。</p> <p>30. 增加图 31. DVDD 电压对 VBAT 电压跳变的响应 (从 17V 到 40V)。</p> <p>31. 增加图 32. DVDD 电压对 VBAT 电压跳变的响应 (从 40V 到 17V)。</p> <p>32. 增加图 33. 降压式开关电源输出在 VBAT=24V 时对电流跳变的响应 (从 23mA 到 500mA)。</p> <p>33. 增加图 34. 降压式开关电源输出在 VBAT=24V 时对电流跳变的响应 (从 500mA 到 23mA)。</p>
2020 年 7 月 31 日	6	<p>1. 更新章节 2.12 中的 UART 功能。</p> <p>2. 更新章节 2.21 中的 CRC 功能。</p> <p>3. 增加图 10. 内部 1.2V 稳压器负载调节率随温度变化情况。</p> <p>4. 更新表 17. 可编程增益放大器特性。</p> <p>5. 更新表 21. Flash 存储器特性。</p>
2021 年 3 月 28 日	7	<p>1. 更新表 7. I/O 电气特性。</p> <p>2. 更新表 8. SPD1148 典型电流消耗 (在 FLASH 中运行)。</p> <p>3. 更新表 9. SPD1148 典型电流消耗 (在 RAM 中运行)。</p> <p>4. 更新图 7. 典型工作电流随频率变化关系。</p> <p>5. 更新 VBAT 的最小值为 5V。</p> <p>6. 增加环境温度 T_A 特性参数。</p> <p>7. 更新表 32. 订购信息。</p> <p>8. 更新章节 2.12 中的 UART 功能。</p> <p>9. 更新表 17. 可编程增益放大器特性。</p> <p>10. 增加图 37. QFN48 – 48 脚, 7mm x 7mm 方形扁平无引脚封装建议尺寸。</p> <p>11. 增加表 3. PGA 输入通道选择。</p> <p>12. 更新表 1 中的 COMP 引脚描述。</p> <p>13. 增加表 4. GPIO 引脚复位后的功能和状态。</p> <p>14. 为表 8. SPD1148 典型电流消耗 (在 FLASH 中运行) 增加注释。</p> <p>15. 为表 9. SPD1148 典型电流消耗 (在 RAM 中运行) 增加注释。</p> <p>16. 更新表 10. 外设电流消耗。</p> <p>17. 增加表 25. 热阻特性 (QFN48 封装)。</p> <p>18. 更新图 4. SPD1148 QFN48 引脚排列以及注释。</p>
2021 年 11 月 26 日	8	<p>1. 增加表 24. 湿度敏感性特性。</p> <p>2. 更新表 3. PGA 输入通道选择。</p> <p>3. 更新图 37. QFN48 – 48 脚, 7mm x 7mm 方形扁平无引脚封装建议尺寸。</p> <p>4. 更新表 5. 绝对最大额定值⁽¹⁾⁽²⁾。</p> <p>5. 更新表 18. 比较器特性。</p> <p>6. 增加图 11. 内部晶振负阻值 (50℃)。</p> <p>7. 增加图 12. 内部晶振负阻值 (85℃)。</p> <p>8. 增加图 13. 内部晶振负阻值 (100℃)。</p>

日期	版本	变更
		9. 增加图 14. 内部晶振负阻值 (125°C)。 10. 更新表 1. SPD1148 QFN48 引脚定义, 修改 debug 引脚的说明。
2022 年 7 月 8 日	9	1. PWM “跳闸” 修改为 “封锁”。 2. 更新章节 2.21。 3. 更新表 7. I/O 电气特性, 删除参数 I _{oz} 。 4. 更新章节 6。 5. 增加 QFN60 的引脚和封装信息。 6. 更新章节 2.9 和章节 2.10。 7. 更新表 7. I/O 电气特性中参数 R _{PU} 和 R _{PD} 的测试条件。 8. 更新表 3. PGA 输入通道选择。
2022 年 8 月 9 日	10	1. 将 VBAT 的最低工作电压从 5V 改为 5.5V。 2. 修正表 1. SPD1148 QFN48 引脚定义中引脚 26 写成 28 的错误。
2022 年 9 月 14 日	11	1. 更新表 32. 订购信息, 修改订购编码。 2. 更新章节 2.6, 将最低供电电压从 5V 修改为 5.5V。